先进封装主要应用于高性能计算、高端服务器等领域，其产品技术壁垒与价值量相对传统封装会更高。
随着人工智能的持续爆发，带动数据中心服务器和芯片各环节供不应求，先进封装也随之迎来量价齐升。
据Yole预计2025年先进封装占封装市场的比例为49.4%，比重将逐渐超越传统封装，为封测市场贡献主要增量。#人工智能##先进封装##封测##半导体#
先进封装行业概览
先进封装是相对传统封装提出来的概念。
传统封装主要是以引线框架作为载体，采用引线键合互联的形式进行封装，包含DIP、SOP、SOT、DFN、BGA等封装形式。
先进封装指当下最前沿的封装形式与技术，目前带有倒装芯片（FlipChip，FC）结构的封装、晶圆级封装（WaferLevelPackage，WLP）、2.5D封装、3D封装等被认为属于先进封装的范畴。
从历史上看，较为通行的封装技术分类的标准是按照芯片与基板的连接方式进行划分，已经经历了三代更新：通孔插装时代、表面贴装时代和面积阵列封装时代。
目前，全球半导体封装行业并行的封装技术多，以QFN和BGA等第三代成熟技术为主流，随着芯片在算速与算力上的需求同步提升，封装技术正式进入第四代，即堆叠封装时代，集成化程度大大提高。
关注乐晴智库，洞悉产业格局！
先进封装主要发展领域：
与传统封装相比，先进封装能够提升芯片的集成密度与互联速度，有效降低设计门槛，优化功能搭配的灵活性，能够增强芯片性能，并改善散热和可靠性，因此在高端逻辑芯片、存储芯片、射频、图像处理和触控芯片等领域得到广泛应用。
据SiP与先进封装技术，先进封装的四要素是Bump、RDL、Wafer和TSV，具备四要素中任意一种技术即为先进封装。
先进封装涉及到晶圆研磨薄化、重布线、凸点制作（Bumping）及3D-TSV 等制程，在制程中需要用到刻蚀、沉积等前道设备，这必然意味着大规模的资本支出，同时也意味着半导体中下游产业链业务分界模糊，相互渗透和拓展。
Chiplet
芯粒异构集将成为后摩尔时代集成电路发展的关键路径和突破口。
Chiplet集成示意：
Chiplet通过先进封装工艺实现。Chiplet通过将多个裸芯（die）进行堆叠合封的先进封装，通常使用较为复杂的芯片。
由于在Chiplet中封装了多个die，为确保正常运行，需要对Chiplet进行全检，以确保每一个裸芯片都能正常工作，此外需通过边界扫描(BoundaryScan)测试，才能确保多个裸芯（die）互联的可靠性。
3D Chiplet是由AMD在6月首先提出的，通过3D TSV将Chiplet集成在一起，同时为了提高互联密度，采用了no Bump的垂直互联结构。
3D Chiplet结构示意图：
目前3D Chiplet产品是由台积电以SoIC的先进封装技术进行代工，主要应用在3D V-Cache上，将包含有64MB L3 Cache的Chiplet以3D堆叠的形式与处理器封装在一起。
从产业链角度来看，包括芯粒提供、chiplet芯片设备、封装、软件开发等各环节。
Chiplet产业链：
资料来源：德邦研究
随着下游人工智能（AI）、虚拟现实（MR）、物联网（IoT）的不断发展，高算力的要求成为的未来趋势，Chiplet技术或成为未来的主流芯片制造方案。
据Omida测算，全球Chiplet市场规模将从的6.45亿美元逐步攀升至2024年的24亿美元，CAGR为44.2%。近年，全球头部导体公司都已经开始布局Chiplet，已经有商业化设备公布。
资料来源；Omida
先进封装市场格局
全球龙头均在积极布局先进封装。
3月3日，英特尔、AMD、ARM、高通、台积电、三星、日月光、GoogleCloud、Meta、微软等十大行业巨头联合成立了Chiplet标准联盟，正式推出了通用Chiplet高速互联标准“UniversalChipletInterconnectExpress”（通用芯粒互连，简称“UCIe”），旨在定义一个开放、可互操作的芯粒（Chiplet）生态系统标准。
英特尔、台积电等是晶圆厂的代表，其在前道制造环节的经验更丰富，能深入发展需要刻蚀等前道步骤的TSV技术，因而在2.5D/3D封装技术方面较为领先。
英特尔、台积电和日月光等半导体龙头企业以较高的资本支出对先进封装产业进行布局，英特尔致力于实现每毫米立方体里功能最大，台积电推出了“3D Fabric”先进封装平台，日月光推出了“VIPack”先进封装平台。
而以日月光为代表的后道封装厂商则更熟悉异质异构集成，因此在SiP技术的发展方面更有优势。
中国大陆封测厂长电科技、通富微电、华天科技等近年来发展迅速，其中长电科技的先进封装技术布局全面且背靠中芯系，在国内封测厂中具有领先优势。6月，长电科技成为首家加入UCIe联盟的国内封测企业。
长电科技、通富微电和华天科技均成功研发了晶圆凸点工艺（Bumping）、晶圆重布线技术（RDL）、扇入式封装（Fan-in）、扇出式封装（Fan-out）、硅穿孔技术（TSV）等晶圆级封装技术，并实现了部分晶圆级封装产品的量产。
长电科技XDFOI平台以2.5D无TSV为基本技术平台，并于1月宣布，XDFOIChiplet高密度度多维异构集成系列工艺已按计划进入稳定量产阶段，基于利用有机重布线堆叠中介层可实现2D/2.5D/3D集成，并已实现国际客户4nm多芯片系统集成封装产品出货。
通富微电与AMD合作紧密，利用次微米级硅中介层以TSV将多芯片整合于单一封装，已实现7nm量产，5nm有望于22H2实现小规模试产。
华天科技于3月28日晚间公告，公司全资子公司华天江苏拟投资28.58亿元，进行“高密度高可靠性先进封测研发及产业化”项目的建设。项目建成投产后形成Bumping84万片、WLCSP48万片、超高密度扇出UHDFO2.6万片的晶圆级集成电路年封测能力。
从发展趋来看，国泰君安认为，先封装技术的发展趋势可以分解为3个分向量：1）功能多样化：封装对象从最初的单裸片向多裸片发展，一个封装下可能有多种不同功能的裸片；2）连接多样化：封装下的内部互连技术不断多样化，从凸块（Bumping）到嵌入式互连，连接的密度不断提升；3）堆叠多样化：器件排列已经从平面逐渐走向立体，通过组合不同的互连方式构建丰富的堆叠拓扑。先进封装技术的发展延伸和拓展了封装的概念，从晶圆到系统均可用“封装”描述集成化的处理工艺。#6月财经新势力#
Chiplet发展趋势：
资料来源：芯耀辉
先进封装不依赖制造工艺突破，可以提升芯片整体性能。在新一轮人工智能浪潮背景下，先进封装水涨船高，未来有望进一步提升市场份额。
关注乐晴智库，洞悉产业格局！
