600字范文 > 基于同创logos2的国产FPGA加速器与DMA设计与实现

基于同创logos2的国产FPGA加速器与DMA设计与实现

时间：2023-05-24 23:22:07

文章目录

背景介绍硬件方案主要参数国产平台适配逻辑架构设计DMA实现方案设计驱动设计系统与应用软件驱动相关文章技术交流

背景介绍

当前全国产服务器在性能上与国外先进平台相比还有较大差距，在部署大量计算应用时会出现性能瓶颈。构建全国产服务器+全国产FPGA的异构计算平台，可卸载大量的并行计算任务到FPGA，降低功耗，增加整体性能。如网络加密/压缩解压/图像格式转换等应用。

硬件方案

国产FPGA加速器硬件方案如下图所示：

硬件参数如下：

FPGA芯片：紫光同创Logos2系列芯片

板卡尺寸：半高半长

板载存储：两路独立DDR3 SDRAM

MCU芯片：兆易GD32F103RC

配置FLASH：256Mbit SPI FLASH

SFP 光模块： 1.25Gb SFP Connector

时钟模块：晶振、PLL芯片

电源模块：板载PCIe连接器12V供电

板载信息：EEPROM

传感器：温度/电源/功耗等sensor

主要参数

国产平台适配

本加速器完成了飞腾、海光、龙芯三种cpu平台的适配，其中飞腾是arm架构，海光是x86架构、龙芯是MIPS架构，除了cpu，我们也分别测试了中标麒麟银河麒麟以及统信uos三种国产linux系统，根据结果看，系统对性能影响不大，内核版本会影响驱动编译，但是不会影响最终性能。

逻辑架构设计

目前国产FPGA厂商提供的IP有限，只有ram、fifo、pll等基本IP或者pcie、ddr等硬核IP，如果要将加速器使用起来，需要自主开发相应的RTL以及驱动。如下图所示，在FPGA逻辑架构设计中，采用标准AXI4总线互联，方便模块化开发，DMA Bridge为自主开发设计模块，采用的是链式结构，支持128组描述符，支持接收报文乱序，MaxPayload兼容512B/256B/128B，支持32路MSI中断，支持DMA同时读写。