Hi3518A作为新一代HD IP摄像机SOC，集成新一代ISP，优化后的编码前图像处理算法和新一代H.264编码器，同时采用先进低功耗工艺和内部的低功耗架构设计，这一切将使得Hi3518A在低码率，高图像质量，低功耗方面持续引领行业水平。创新性的硬件支持90度/270度旋转功能和镜头几何校正功能，可以满足监控应用的各种场景需求。Hi3518A还全格式支持3A算法，客户可以基于此实现包含一体机机芯在内的各种机型设计。集成POR, RTC, Audio Codec, Sensor电平转换以及各种时钟输出等功能，将极大的降低基于Hi3518A的HD IP摄像机ebom成本。与海思DVR/NVR芯片相似的SDK设计，能够支撑客户快速产品量产，并实现DVR/NVR和IP摄像机的系统布局。
Hi3518A芯片参数：
处理器内核
--ARM926@ 440MHz，16KB I-Cache，16KB D-Cache
视频编码
--H.264 Main Profile Level4.0
--H.264 Baseline
--MJPEG/JPEG Baseline 编码
视频编码处理性能
--H.264 编码可支持最大分辨率为 2M Pixel
--H.264&JPEG 多码流实时编码能力：
720P@30fps+VGA@30fps+QVGA@30fps+720P @1fsJPEG 抓拍
--支持 JPEG 抓拍 720P @30fps
--CBR/VBR/ABR 码率控制，16kbit/s～20Mbit/s
--编码帧率支持 1/16～30fps
--支持 8 个感兴趣区域（ROI）编码
--支持 8 个区域的编码前处理 OSD 叠加
智能视频分析
--集成智能分析加速引擎，支持智能运动侦测、周界防范、视频诊断等多种智能分析应用
视频与图形处理
--支持 3D 去噪、图像增强、边缘增强、de-interlace 等前处理功能
--支持视频、图形输出抗闪烁处理
--支持视频 1/16～8x 缩放功能
--支持图形 1/2～2x 缩放功能
--8 个区域的编码前处理 OSD 叠加
--2 层（视频层、图形层 1）视频后处理硬件图像叠加
ISP
--支持 3A 功能，3A 的控制用户可调节
--强光抑制、背光补偿、gamma、色彩增强
--支持坏点校正、去噪、数字防抖
--支持去雾
--支持镜头畸变校正
--支持图像 90 度/270 度旋转
--支持图像 mirror、flip
--支持数字 WDR 和 tone mapping
--提供 PC 端 ISP tuning tools
音频编解码
--通过软件实现多协议语音编解码
--协议支持 G.711、ADPCM、G.726
--支持回波抵消功能
安全引擎
--硬件实现 AES/DES/3DES 三种加解密算法
--数字水印技术
SDK
--提供基于 Linux-3.0.y SDK 包
--提供 H.264 的高性能 PC 解码库
音频接口
--集成 Audio codec，支持 16bit 语音输入和输出
外围接口
--支持 POR
--集成高精度 RTC
--集成 2 通道慢速 ADC
--3 个 UART 接口
--IR 接口、I2C 接口、SPI 主从接口、GPIO 接口、
--2 个 PWM 接口
--1 个 SDIO2.0 接口，支持 SDHC
--1 个 USB 2.0 HOST 接口
--支持 RMII 和 MII 模式；支持 10/100Mbit/s 全双工或半双工模式,提供 PHY 时钟输出
外部存储器接口
--DDR2/3 SDRAM 接口
− 16bit DDR2/DDR3@440MHz
− 最大容量支持256MB
--SPI Nor Flash 接口
− 1、2、4bit SPI Nor Flash
--NAND Flash 接口
− 8bit数据位宽
− 支持SLC、MLC；
− 1、4、8、24bit ECC
− 支持8GB以上容量器件
--可选择从 Nor Flash 或 NAND Flash 启动
芯片物理规格
--功耗
− 700mW典型功耗
− 支持多级省电模式
--工作电压
− 内核电压为1.2V
− IO电压为3.3V，容限电压为3.8V
− DDR2/3 SDRAM接口电压为1.8/1.5V
--封装
− 13mm x 13mm， 293pin 0.65管脚间距，TFBGARoHS封装
Hi3518芯片框图：
Hi3518芯片资料：
海思平台：
/forum-451-1.html
